Technical computer science. Vol. 2: Foundations of computer technique (Q1279612)
From MaRDI portal
| This is the item page for this Wikibase entity, intended for internal use and editing purposes. Please use this page instead for the normal view: Technical computer science. Vol. 2: Foundations of computer technique |
scientific article; zbMATH DE number 1250626
| Language | Label | Description | Also known as |
|---|---|---|---|
| English | Technical computer science. Vol. 2: Foundations of computer technique |
scientific article; zbMATH DE number 1250626 |
Statements
Technical computer science. Vol. 2: Foundations of computer technique (English)
0 references
16 February 1999
0 references
[Für ein Referat der zweiten Auflage (1994) siehe Zbl 0749.68002.] Introduction: Neu in der vorliegenden Ausgabe ist das Kapitel Prozessorarchitektur. Hier wird auf die drei Ebenen der Rechnerarchitektur eingegangen. Die Befehls(satz)architektur legt die Schnittstelle zwischen Software und Hardware fest. Eine einmal definierte Befehlsarchitektur kann auf verschiedene Arten implementiert werden. Zunächst muß sich der Rechnerarchitekt die logische Organisation zur Umsetzung der Befehlsarchitektur überlegen. Meist teilt man hierzu den Entwurf in Datenpfad- und Steuerungsstruktur auf. Damit der Prozessorentwurf nicht nur auf dem Papier existiert, muß er in Halbleitertechnik realisiert werden. Die resultierende Prozessorleistung ergibt sich schließlich aus dem Zusammenwirken der Entwurfsschritte auf den drei Ebenen Befehlsarchitektur sowie logischer und technologischer Implementierung. Das Kapitel über diesen Prozessortyp wurde für die aktuelle Ausgabe vollständig überarbeitet und größtenteils neu geschrieben. Nach einer kurzen historischen Einführung werden das Befehlspipelining und die dabei auftretenden Pipelinekonflikte behandelt. Dann wird gezeigt, wie diese Pipelinekonflikte software- oder hardwaremäßig beseitigt werden können. Optimierende Compiler sorgen durch eine entsprechende Befehlsumordnung dafür, daß die zur Behebung von Konflikten notwendigen Leerbefehle durch nützliche Befehle ersetzt werden können. Die Beseitigung von Konflikten, die zur Laufzeit des Programms auftreten ist jedoch nur durch zusätzliche Hardware möglich. Durch dynamische Befehlsplanung mit Hilfe sogenannter Reservierungsstationen gelingt es, Prozessoren mit mehreren Funktionseinheiten zu realisieren, die gleichzeitig mehrere Maschinenbefehle ausführen können. Alle heutigen Hochleistungsprozessoren nutzen Superskalarität, um ihre Verarbeitungsleistung zu maximieren. Als Beispiel für einen superskalaren RISC-Prozessor wird der Power PC 620 vorgestellt. Ebenfalls neu in der dritten Auflage ist das Kapitel Leistungsbewertung. Hier werden verschiedene Verfahren zum Vergleich von Computersystemen diskutiert. Zum Schluß werden die Leistungsdaten der SPEC95-Benchmarks von sechs aktuellen Prozessorarchitekturen miteinander verglichen.
0 references
switching system
0 references
RISC
0 references
CISC
0 references
parallel architecture
0 references
0.9309405
0 references